PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-045740

(43)Date of publication of application: 16.02.2001

(51)Int.CI.

HO2M 1/00

HO2M 1/08

(21)Application number: 11-215528

(71)Applicant: NISSAN MOTOR CO LTD

(22)Date of filing:

29.07.1999

(72)Inventor: KIMURA TAKASHI


SASAKI MASAHIRO

(54) DRIVE CIRCUIT OF POWER SEMICONDUCTOR ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a drive circuit of a power semiconductor element which can adequately restrain a surge voltage generated by a parasitic inductance, with a comparatively simple circuit configuration.

SOLUTION: When an input signal changing to a low level is supplied, an MOSFET (M1) 49 is turned off and an MOSFET (M2) 51 is turned on via a level shift circuit 47. A power semiconductor element 30 is to be driven to a low level. Gate charges of the element 30 starts discharge via a resistor 55. At the same time, an MOSFET (M4) 63 is turned on by an output of an MMV circuit 45. The gate charges of the element 30 starts discharge via a resistor 67, and the gate charges are discharged quickly. when drain voltage reaches a drain voltage which corresponding to the vicinity, where a drain current of the element 30 starts to decrease, the drain voltage is detected by an MOSFET (M3) 61, and the MOSFET (M4) 63 is made to turn off. The gate charges are discharged only through a resistor 55. The discharge becomes gentle, and di/dt is made small, so that a surge voltage is restrained within a small range.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-45740 (P2001-45740A)

(43)公開日 平成13年2月16日(2001.2.16)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコード(参考)

H 0 2 M 1/00

1/08

H 0 2 M 1/00 1/08

F 5H740

A

審査請求 未請求 請求項の数1 OL (全 10 頁)


(21)出願番号	特願平11-215528	(71) 出願人 000003997
		日産自動車株式会社
(22)出顧日	平成11年7月29日(1999.7.29)	神奈川県横浜市神奈川区宝町2番地
		(72)発明者 木村 隆志
		神奈川県横浜市神奈川区宝町2番地 日産
	·	自動車株式会社内
		(72)発明者 佐々木 昌浩
		神奈川県横浜市神奈川区宝町2番地 日産
		自動車株式会社内
		(74)代理人 100083806
		弁理士 三好 秀和 (外8名)
		Fターム(参考) 5H740 BA12 BB05 BB09 BB10 JA01
		JA23 JB01 LL01 MM01

(54) 【発明の名称】 パワー半導体素子の駆動回路

(57) 【要約】

【課題】 比較的簡単な回路構成で寄生インダクタンスにより発生するサージ電圧を適確に抑制し得るパワー半導体素子の駆動回路を提供する。

【解決手段】 低レベルに変化する入力信号が供給されると、レベルシフト回路47を介してMOSFET(M1)49がオフ、MOSFET(M2)51がオンとなり、パワー半導体素子30を低レベルに駆動しようとし、かつパワー半導体素子30のゲート電荷を抵抗55を介して放電開始し、同時にMMV回路45の出力によりMOSFET(M4)63がオンし、パワー半導体素子30のゲート電荷は抵抗67を介して放電開始し、ゲート電荷は急速に放電するが、パワー半導体素子30のドレイン電圧が達すると、これがMOSFET(M3)61で検出され、MOSFET(M4)63をオフにし、ゲート電荷の放電を抵抗55のみとし、ゲート電荷の放電を抵抗55のみとし、ゲート電荷の放電を接慢にし、di/dtを小さくし、サージ電圧を小さな値に抑制する。



【特許請求の範囲】

【請求項1】 ゲート容量に対する電荷の放電または充電によりスイッチングされるパワー半導体素子の駆動回路において、

前記パワー半導体素子におけるゲート容量に対する電荷 の放電または充電の時定数を可変する時定数可変手段 と

前記パワー半導体素子の出力電圧を監視する監視手段 と、

前記パワー半導体素子におけるゲート容量に対する電荷の放電時または充電時においては、時定数可変手段を制御して、小さい時定数で開始させ、監視手段により出力電圧が所定電圧に達したときには時定数を大きくさせる時定数制御手段とを有することを特徴とするパワー半導体素子の駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば交流モータなどに流れる負荷電流のように比較的大きな負荷電流をスイッチングするパワー半導体素子を駆動するパワー半導体素子の駆動回路に関し、更に詳しくは、このようなパワー半導体素子をスイッチングする場合においてスイッチング時のdi/dtに起因して回路の配線に存在する寄生インダクタンスにより発生するサージ電圧を抑制し得るパワー半導体素子の駆動回路に関する。

[0002]

【従来の技術】この種のパワー半導体素子の駆動回路においてスイッチング時のdi/dtに起因して発生するサージ電圧を抑制する駆動回路としては、例えば特開平11-18410号公報に開示された自己消弧形素子駆動回路がある。

【0003】この従来の駆動回路においては、図10に 構成を示し、図11にタイミング図を示すように、フォ トカプラー5に供給される入力電流(図11の(a)) に応答して増幅器11から出力される出力電圧(図11 の(b))が抵抗12~16と共に演算増幅器を構成し ている増幅器17の電流基準となり、該増幅器17に入 力されるとともに、パワー素子1を駆動する直列接続ト ランジスタ3, 4のそれぞれのコレクタの電圧、すなわ ち抵抗23,24の両端電圧差を増幅器17に入力し、 該増幅器17の出力電圧を電圧基準として抵抗18,1 9とともに演算増幅器を構成している増幅器22に入力 している。すなわち、パワー素子1を駆動する直列接続 トランジスタ3,4の正出力時の電流を抵抗23から抵 抗13を介して増幅器17の入力に負帰還し、また負出 力時の電流を抵抗24から抵抗14を介して増幅器17 の入力に負帰還している。また、増幅器22の出力電圧 を前記電圧基準に対応した電圧となるように制御し、こ の増幅器22の出力電圧でトランジスタ3.4を介して パワー素子1のゲート電流を制御して該パワー素子1を 駆動している。

【0004】すなわち、図10に示す従来の駆動回路では、電流基準に応じたゲート電流をパワー素子1に流入することになり、パワー素子のターンオン時の主回路電流の立ち上がり時間を制御することができる。同様に、ターンオフ時のゲート電流をパワー素子1から電流基準に応じて流出することになり、パワー素子のターンオフ時の主回路電流の立ち上がり時間を制御することができる。更に、パワー素子のスイッチング時に、この電流イッチ動作後は、ゲート電圧のクランプにより定電流制イッチ動作後は、ゲート電圧のクランプにより定電流制イッチ動作後は、ゲート電圧のクランプにより定電流制を停止している。従って、図11に示すように、主回路電流のdi/dtによるサージ電圧をdi/dtの抑制により抑制することができるのである。

[0005]

【発明が解決しようとする課題】上述した従来の回路では、パワー素子1に対して並列に設けた電流比の大きいミラー素子に流れる電流を観測することにより主回路電流のdi/dt を監視し、この主回路電流のdi/dt 情報をゲート駆動信号にフィードバックすることによりdi/dtを制御し、サージ電圧を抑制しているが、この従来の回路では、主回路電流とミラー電流の比率が大きくなるため、検出電流が微弱になり、ミラー電流の検出に高い精度が必要となるという問題がある。

【0006】本発明は、上記に鑑みてなされたもので、その目的とするところは、比較的簡単な回路構成で寄生インダクタンスにより発生するサージ電圧を適確に抑制し得るパワー半導体素子の駆動回路を提供することにある。

[0007]

【課題を解決するための手段】上記目的を達成するため、請求項1記載の本発明は、ゲート容量に対する電荷の放電または充電によりスイッチングされるパワー半導体素子の駆動回路において、前記パワー半導体素子におけるゲート容量に対する電荷の放電または充電の時定数を可変する時定数可変手段と、前記パワー半導体素子の出力電圧を監視する監視手段と、前記パワー半導体素子の出力電圧を監視する監視手段と、前記パワー半導体素子におけるゲート容量に対する電荷の放電時または充電時においては、時定数可変手段を制御して、小さい時定数で開始させ、監視手段により出力電圧が所定電圧に達めて開始させ、監視手段により出力電圧が所定電圧に達って開始させ、監視手段により出力電圧が所定電圧に達って開始させ、監視手段により出力電圧が所定電圧に達って出まれることを要旨とする。

[0008]

【発明の効果】本発明によれば、パワー半導体素子のゲート容量に対する電荷の放電時または充電時においては、時定数可変手段を制御して、小さい時定数で開始させ、パワー半導体素子の出力電圧がdi/dtの急激な変化点に対応する所定電圧に達したときには時定数を大きくさせるようにしたので、ゲート電荷の放電が緩慢になって、di/dtが小さくなり、寄生インダクタンス

LによるL・di/dtで表されるサージ電圧Vsgを簡単な回路構成で適確に抑制することができるとともに、充放電開始時には時定数が小さいため、総合的にはスイッチング時間を速くすることができる。

[0009]

【発明の実施の形態】以下、図面を用いて本発明の実施の形態を説明する。図1は、本発明の一実施形態に係わるパワー半導体素子の駆動回路の構成を示す回路図である。同図に示す駆動回路は、例えば交流モータを駆動するスイッチング素子として使用され得るMOSFETからなるパワー半導体素子30を有し、このパワー半導体素子30は入力端子43に供給される入力信号によい取動制御される。このようなパワー半導体素子の駆動制御される。このようなパワー半導体素子の駆動制御されるがプリンエンジンと電気モータを組み合わせて構成される動力システムを有するものとして実用化されつつあるハイブリッド車両の交流モータ等を駆動制御するモータ制御システムに使用することができる。

【0010】次に、図1に示すパワー半導体素子の駆動回路について詳細に説明する前に、本パワー半導体素子の駆動回路が一例として適用されるモータ制御システムは、ハイブリッド車両の力行または発電・回生用の交流モータを制御するものであり、車両に搭載されたバッテリの直流電圧を3相交流に変換する電圧インバータと交流モータの出力トルクを制御する制御部とから構成されている。

【0011】モータ制御システムは、詳細には図3に示 すように、例えば同期モータまたは誘導モータからなる 交流モータ31を駆動制御するものであり、該交流モー タ31を駆動するUVW相の3相ブリッジの電圧インバ 一タを構成している複数のパワー半導体素子30および 該パワー半導体素子30の各々に並列接続された複数の フリーホィールダイオード38と、前記複数のパワー半 導体素子30を駆動制御するための制御部を構成してい るゲート駆動回路35、相補PWM発生回路36および モータコントローラ37とから構成されている。複数の パワー半導体素子30は2個ずつ直列に接続された3組 のパワー半導体素子30により3相ブリッジの電圧イン パータを構成し、直列接続された各組のパワー半導体素 子30の両端にはパッテリ33の直流電圧が印加され、 このパッテリ33の両端には電解コンデンサ34が並列 に接続されている。また、交流モータ31のロータの磁 極位置を検出する回転センサ32が設けられ、この回転 センサ32で検出された交流モータ31の磁極位置情報 はモータコントローラ37に供給されるようになってい

【0012】モータコントローラ37は、図示しない車両制御コントローラからのトルク指令信号と回転センサ32からの磁極位置情報に基づき交流モータ31の駆動信号を計算し、これにより相補PWM発生回路36に対するUVW相の各相毎に電圧制御信号を出力する。相補

PWM発生回路36は、モータコントローラ37からの電圧制御信号を電圧PWM(パルス幅変調:Pulse Width Modulation)信号に変換し、ゲート駆動回路35に供給する。ゲート駆動回路35は、相補PWM発生回路36からの電圧PWM信号を3相ブリッジの電圧インパータを構成する複数のパワー半導体素子30を駆動するゲート駆動信号に変換して各パワー半導体素子30に供給する。

【0013】複数のパワー半導体素子30は、ゲート駆動回路35から供給されるゲート駆動信号により駆動され、交流モータ31にUVW相の3相出力信号を供給して駆動する。複数のパワー半導体素子30は、上述したように、2個ずつ直列接続された3組、すなわちUVW相の3相のパワー半導体素子30に構成されているが、この直列接続された3相のパワー半導体素子30のうち、バッテリ33の正極側に接続されたUVW相のそれぞれのパワー半導体素子30を図3に示すようにUP,VP,WP側パワー半導体素子30と称し、バッテリ33の負極側に接続されたUVW相のそれぞれのパワー半導体素子30をUN,VN,WN側パワー半導体素子30を称することにする。

【0014】図4は、交流モータ31を駆動するパワー 半導体素子30からの3相出力信号の電流波形を示す図 であり、交流モータ31のU相を駆動するU相駆動電流 Iu、V相を駆動するV相駆動電流Iv、およびW相を 駆動するW相駆動電流Iwはそれぞれ電気角で120度 ずつ位相が異なる正弦波である。このような正弦波のモータ駆動電流を交流モータ31に供給するために、相補 PWM発生回路36はデューティ比が正弦波状に変化する電圧PWM信号を生成し、ゲート駆動回路35を介して交流モータ31を駆動している。

【0015】図5は、3相駆動電流のうちの1相である U相のみに着目したU相駆動電流波形およびUP側パワ 一半導体素子30を駆動するUP側電圧PWM信号のデ ューティ比の変化を示す図である。同図に示すように、 UP側電圧PWM信号のデューティ比は0%(+デッド タイム分)~100%(-デッドタイム分)を正弦波状 に変化するが、UN側パワー半導体素子30を駆動する UN側電圧PWM信号はUP側のデューティ比の変化を 反転したものである。このようにUP側およびUN側パ ワー半導体素子30を正弦波状にデューティ制御する と、その平均値は正弦波になり、正弦波電圧信号が交流 モータ31に供給される。この結果、図5に示すような 正弦波のモータ電流が交流モータ31に供給される。な お、実際には、交流モータ31の電圧と電流には位相差 があり、その位相はモータカ率cosゅに等しくなって いるが、図5ではこの位相差は省略している。

【0016】図6は、UP側およびUN側パワー半導体 素子30のゲートに印加される電圧PWM信号、すなわ ちUP側ゲート駆動信号およびUN側ゲート駆動信号の 波形を示す波形図であり、両信号は互いに相補形になっている。同図において、1パルスの周期がPWMのキャリア周期であり、通常は10kHzなどの周波数を使用している。また、UP側ゲート駆動信号とUN側ゲート駆動信号のエッジ間にはパワー半導体素子30に貫通電流が流れるのを防止するためにデッドタイムが設けられている。

【0017】図7は、図3に示した駆動回路におけるU相の回路動作を説明するとともに、サージ電圧が発生する原因となる寄生インダクタンスを示す図である。同図に示すように、交流モータ31に電流 Iu が矢印で示す方向に流れている場合に、UP側パワー半導体素子30のゲートに高レベルのUP側ゲート駆動信号が印加されると、UP側パワー半導体素子30のゲートに高レベルのUN側ゲート駆動信号が印加されると、UN側パワー半導体素子30のフリーホィールダイオード38に電流 Inが図示のように流れる。このように交流モータ31に流れるモータ電流は一方向に流れ続けるが、この場合にUP側およびUN側パワー半導体素子30を流れる主電流はゲート駆動信号によりスイッチングされて転流する。

【0018】このように主電流が転流する場合に、電圧インバータ内のバスバー配線などに存在する寄生インダクタンスが図7で符号39で示すように回路に現れ、このインダクタンス39によりサージ電圧が発生する。この寄生インダクタンスをしとすると、サージ電圧の大きさはL・di/dtとなる。

【0019】図8は、パワー半導体素子30をオフして 電流を遮断した場合にサージ電圧が発生する様子を示す 各部の信号波形を示す図である。同図(a)に示すよう に、オンオフ指令信号がオフになると、パワー半導体素 子30のゲート駆動信号は図8(b)に示すようにすぐ にはオフにならず、パワー半導体素子30のゲート容量 により遅延しながら徐々に低下しオフになり、パワー半 導体素子30の駆動電流も図8(c)に示すように同様 にすぐに〇に低下せず、ゲート駆動信号のレベルが所定 の閾値以上に低下してから口になる。そして、パワー半 導体素子30のコレクタ電圧は図8(d)に示すように ゲート駆動信号の低下により徐々に上昇開始するも、こ の上昇において寄生インダクタンス39の影響によりサ 一ジ電圧Vsgが発生してしまう。一般に電流を遮断する 時、スイッチング時間は速くなる傾向があるが、このス イッチング時間の高速化に伴いdi/dtが大きくな り、有害なサージ電圧も大きくなる。

【0020】図1に示す本実施形態のパワー半導体素子の駆動回路は、上述したように寄生インダクタンスにより発生するサージ電圧を抑制するためにdi/dtを抑制しようとするものである。以下、図1に戻って、本実施形態のパワー半導体素子の駆動回路について詳細に説

明する。なお、図1に示す実施形態は、簡単化のために、パワー半導体素子の遮断時の構成のみについて示しているものである。

【0021】図1においては、入力端子43は、モノステーブルマルチパイブレータ回路(以下、MMV回路45 およびレベルシフト回路47に接続され、入力端子43からの入力信号はMMV回路45およびレベルシフト回路47に供給される。なお、この入力信号は、図3で説明した相補PWM発生回路36からの電圧PWM信号に相当するものである。また、図1のパワー半導体素子30は図3のパワー半導体素子30に相当し、入力端子43とパワー半導体素子30に同路が図3のゲート駆動回路35にはりW相の3相のうちの1相の庁あるが、図1の回路はUVW相の3相のうちの1時別の回路構成のみを図示し、図3のゲート駆動回路35はUVW相の3相の回路構成を含んでいるものである。

【0022】上述したように、MMV回路45は、入力 信号が供給されると、入力信号が低レベルになる立ち下 がりエッジで駆動され、所定のパルス幅の出力パルスを 発生する。また、レベルシフト回路47は相補PWM発 生回路36からの0~5Vの電圧PWM信号を0~VB (パッテリ電圧である12V) にレベルシフトし、かつ 信号レベルを反転する。レベルシフト回路47の出力信 号は、電流制限抵抗53,55を介してバッテリ電圧+ VB(12V)とVssとの間に直列接続されたMOSF ET (M1) 49およびMOSFET (M2) 51のゲ ートに入力される。すなわち、バッテリ電圧+VBとV ssとの間にはMOSFET(M1)49、電流制限抵抗 53, 55 およびMOSFET (M2) 51 の直列回路 が接続され、抵抗53,55の接続点はパワー半導体素 子30のゲートに接続されている。なお、この直列接続 回路は、パワー半導体素子30のゲート容量を充放電す るプリドライバ回路を構成している。

【0023】また、動作的には、レベルシフト回路47から高レベル出力信号がMOSFET(M1)49およびMOSFET(M2)51のゲートに印加されると、MOSFET(M1)49がオフになり、MOSFET(M2)51がオンになり、これによりパワー半導体素子30がオフになり、またレベルシフト回路47から低レベル出力信号が両MOSFET49,51のゲートに印加されると、MOSFET(M1)49がオンになり、MOSFET(M2)51がオフになり、これによりパワー半導体素子30はオンになる。

【0024】パワー半導体素子30のドレインは、抵抗57,59を介してVss電位に接続され、また抵抗57,59の接続点はMOSFET (M3)61のゲートに接続され、これによりパワー半導体素子30のドレインの電圧、すなわちパワー半導体素子30の出力電圧が抵抗57,59の接続点を介してMOSFET (M3)61のゲートにフィードバックされている。この結果、

パワー半導体素子30の出力電圧が所定の閾値以上になると、MOSFET (M3) 61がオンするようになっている。また、MOSFET (M3) 61のドレインは抵抗65を介してMMV回路45の出力に接続されるとともに、MOSFET (M4) 63のゲートに接続されている。MOSFET (M4) 63のドレインは抵抗67を介してパワー半導体素子30のゲートに接続されている。

【0025】このような接続の結果、MMV回路45の出力パルスが抵抗65を介してMOSFET(M4)63のゲートに印加されている場合には、MOSFET(M4)63がオンとなり、これにより抵抗67を介してパワー半導体素子30のゲート容量に蓄積されたゲート電荷を放電するようになっている。そして、MOSFET(M4)63のゲートに抵抗65を介してMMV回路45の出力パルスが印加されている場合でも、パワー半導体素子30の出力電圧が所定の閾値以上になると、MOSFET(M3)61がオンし、これによりMOSFET(M3)63をオフし、抵抗67を介してパワー半導体素子30のゲート容量の放電を停止するようになっている。

【0026】次に、図2に示すタイミング図を参照して、以上のように構成される本実施形態のパワー半導体素子の駆動回路の作用について説明する。

【0027】まず、入力端子43への入力信号である相補PWM発生回路36からの電圧PWM信号が高レベルにある場合には、図2に示すように、レベルシフト回路47およびMMV回路45の両出力は低レベルにあり、MOSFET(M1)49はオン状態、MOSFET(M2)51はオフ状態になっている。また、MOSFET(M4)63のゲート電圧は低レベルにあり、MOSFET(M4)63はオフ状態になる。更に、メロー半導体表されているパワー半導体表子30はオンし、図2(g)に示すように出力電流が流れ、これにより交流モータ31を取り、パワー半導体素子30はオンし、図2(g)に示すように出力電流が流れ、これにより交流モータ31を取り、パワー半導体素子30のように出力電流が流れ、これにより交流モータ31を取り、パワー半導体素子30に出力電流が流れ、これにより交流モータ31を取り、パワー半導体素子30のように出力電流が流れ、これによりで流を取り、パワー半導体素子30のように出力電流が流れ、これにより交流を取り、パワー半導体素子30のように出力電流が流れ、これにより交流を取り、パワー半導体素子30のように出力である。

【0028】このような状態において、入力端子43への入力信号が高レベルから低レベルに変化すると、レベルシフト回路47の出力は図2(a)に示すように示すように所定のパルス幅の出力パルスを発生する。レベルシフト回路47の出力が高レベルになると、MOSFET(M2)51がオンし、これによりパワー半導体素子30のゲートに蓄積されているゲート電荷が図2(d)に示すように抵抗55およびMOSFET(M2)51を介して放電開始する。一方、MMV回路45からの出力パルスは抵抗65

を介してMOSFET(M4)63のゲートに印加され、MOSFET(M4)63を図2(c)に示すようにオンするので、パワー半導体素子30のゲートは抵抗67およびMOSFET(M4)63を介してVss電位に接続され、パワー半導体素子30のゲート電荷を放電する。この結果、パワー半導体素子30のゲートにでする。この結果、パワー半導体素子30のゲートに蓄積されていたゲート電荷は、抵抗55およびMOSFET(M2)51を介した第1の経路と抵抗67およびMOSFET(M4)63を介した第2の経路の2系統で、すなわち抵抗55と抵抗67の並列抵抗により短い時になって、すなわち抵抗55と抵抗67の並列抵抗により短い時にないで、パワー半導体素子30のゲート電圧は、図2(e)に示すように急速に低下していく。

【0029】この状態において、パワー半導体素子30はオン状態にあり、そのドレイン電圧は図2(f)に示すように低レベルにあるので、このドレイン電圧を抵抗57,59で分圧した電圧はMOSFET(M3)61はオフ状態にある。

【0030】上述したように、パワー半導体素子30の ゲート電荷が急速に放電し、そのゲート電圧が図2

(e)に示すように急速に低下していく場合において、ゲート電圧がパワー半導体素子30の閾値Vthの近傍に達した辺りになると、図2(f)に示すようにパワー半導体素子30のドレイン電圧は上昇開始する。この近辺においては、ゲート電圧は図2(e)に示すように閾値Vth近傍に維持されてゲート電荷を放電していくが、パワー半導体素子30はドレイン電流を維持しようとするので、パワー半導体素子30のドレイン電圧は図2

(f) に示すように単調に増加していく。

【0031】そして、更にゲート電荷が放電され、パワー半導体素子30がドレイン電流を維持できない状態までゲート電圧が低下すると、パワー半導体素子30のドレイン電流は図2(g)に示すように急速に低下開始する。このようにパワー半導体素子30のドレイン電圧をMOSFET(M3)61によりパワー半導体素子30のドレイン電圧を図2(f)に示すようにVTH0とすると、ドレイン電圧VTH0を抵抗57,59で分圧された電圧がMOSFET(M3)61の閾値Vthに等しくなるように抵抗57,59の値を設定する。

【0032】このように抵抗57,59を設定することにより、パワー半導体素子30のドレイン電流が低下開始する近傍に相当するドレイン電圧VTH0にパワー半導体素子30のドレイン電圧が達したとき、MOSFET(M3)61はオンとなり、この結果MOSFET(M4)63のゲートが低レベルになり、これによりMOSFET(M4)63が図2(c)に示すようにオフ

となる。すなわち、パワー半導体素子30のオフ動作開

始時には図2(c)に示すように高レベルであったMOSFET(M4)63のゲート電圧はこの時点でMMV回路45からの出力パルスに関わらず低レベルに変化する。このようにMOSFET(M4)63がオフになると、パワー半導体素子30のゲート電荷の放電は抵抗55を介した第1の経路のみとなるので、ゲート電荷の放電電流の値は図2(d)に示すように小さくなり、ゲート電荷の放電時定数は大きくなる。

【0033】この結果、パワー半導体素子30のゲート電荷の放電は緩慢になり、そしてゲート電圧の低下が緩やかになるので、di/dtが小さくなり、寄生インダクタンスしによるし・di/dtで表されるサージ電圧Vsgを小さな値に抑制することができる。この後は、ゲート電荷が抵抗55とMOSFET(M2)51により完全に放電し、パワー半導体素子30は完全に遮断され、その出力電流であるドレイン電流は図2(g)に示すように0になる。

【OO34】なお、上記実施形態では、抵抗53,55,65は、それぞれ個別の抵抗として説明したが、それぞれMOSFET(M1)49、MOSFET(M2)51、MOSFET(M4)63のオン抵抗としてもよく、また各MOSFETのW/Lを調整してMOSFETのオン抵抗で実現することも可能である。

【0035】また、上記実施形態は、パワー半導体素子30を遮断する場合、すなわちパワー半導体素子30の電流が立ち下がる場合についてのみ説明しているが、本発明はパワー半導体素子30の電流の立ち上がり時にも同様な回路構成で適用してサージ電圧を抑制し得るものであることは勿論のことである。

【0036】次に、図9を参照して、本発明の他の実施形態に係わるパワー半導体素子の駆動回路について説明する。本実施形態のパワー半導体素子の駆動回路は、図1に示した実施形態においてパワー半導体素子30のドレイン電圧をMOSFET(M3)61で監視し、ドレイン電流が低下開始する近傍に相当するドレイン電圧が達した時に、MOSFET(M4)63をオフするMOSFET(M3)61および抵抗65からなる回路の代わりに電圧比較器71、アンド回路77および抵抗73,75からなる回路を用いた点が異なるのみであり、その他の構成および作用は図1の実施形態と同じである。

【0037】すなわち、図9に示すパワー半導体素子の駆動回路では、パワー半導体素子30の出力電圧であるドレイン電圧を抵抗57,59で分圧して電圧比較器71の一方の入力に供給して、他方の入力に供給されている抵抗73,75の接続点からの基準電圧と比較している。この基準電圧はパワー半導体素子30のドレイン電流が低下開始する近傍に相当するドレイン電圧VTH0に等しいものである。従って、電圧比較器71は、パワー半導体素子30のドレイン電圧と基準電圧とを比較

し、ドレイン電圧が基準電圧より大きくなった場合、すなわちパワー半導体素子30のドレイン電流が低下開始する近傍に相当するドレイン電圧VTHOにドレイン電圧が達した場合、電圧比較器71は低レベルの出力信号をアンド回路77に供給し、これによりMMV回路45からの出力パルスをインヒビットし、MOSFET(M4)63をオフにしている。この結果、パワー半導体素子30のゲート電荷の放電は抵抗55を介した第1の経路のみとなるので、ゲート電荷の放電電流の値は図2

(d)に示すように小さくなり、ゲート電荷の放電時定数は大きくなる。

【0038】従って、パワー半導体素子30のゲート電荷の放電は緩慢になり、そしてゲート電圧の低下が緩やかになるので、di/dtが小さくなり、寄生インダクタンスLによるL・di/dtで表されるサージ電圧Vsgを小さな値に抑制することができるのである。

【図面の簡単な説明】

【図1】本発明の一実施形態に係わるパワー半導体素子の駆動回路の構成を示す回路図である。

【図2】図1に示す実施形態の駆動回路の動作を示すタイミング図である。

【図3】図1に示すパワー半導体素子の駆動回路が適用されるモータ制御システムの構成を示すブロック図である。

【図4】図3に示すモータ制御システムにおいて交流モータを駆動するパワー半導体素子から出力される3相出力信号の電流波形を示す図である。

【図5】図3に示すモータ制御システムにおいて3相駆動電流のうちの1相であるU相のみに着目したU相駆動電流波形およびUP側パワー半導体素子を駆動するUP側電圧PWM信号のデューティ比の変化を示す図である。

【図6】図3に示すモータ制御システムにおいてUP側およびUN側パワー半導体素子のゲートに印加される電圧PWM信号、すなわちUP側ゲート駆動信号およびUN側ゲート駆動信号の波形を示す波形図である。

【図7】図3に示すモータ制御システムの駆動回路における∪相の回路動作を説明するとともに、サージ電圧が発生する原因となる寄生インダクタンスを示す図である。

【図8】図3に示すモータ制御システムにおいてパワー 半導体素子をオフして電流を遮断した場合にサージ電圧 が発生する様子を示す各部の信号波形を示す図である。

【図9】本発明の他の実施形態に係わるパワ―半導体素 子の駆動回路の構成を示す回路図である。

【図10】従来の駆動回路である特願平11-1841 0号に開示されている自己消弧形素子駆動回路の構成を 示す回路図である。


【図11】図10に示す従来の駆動回路の動作を示すタイミング図である。

【符号の説明】


- 30 パワー半導体素子
- 43 入力端子
- 45 MMV回路
- 47 レベルシフト回路
- 49 MOSFET (M1)

- 51 MOSFET (M2)
- 61 MOSFET (M3)
- 63 MOSFET (M4)
- 71 電圧比較器
- 77 アンド回路

【図1】




【図3】



100%

, 50%

7 0%



【図4】

